読み込み中...

Verilogにおけるパラメータ渡しの基本と活用10選

パラメータ渡し 徹底解説 Verilog
この記事は約46分で読めます。

【サイト内のコードはご自由に個人利用・商用利用いただけます】

この記事では、プログラム(回路記述)の基礎知識を前提に話を進めています。

説明のためのコードや、サンプルコードもありますので、もちろん初心者でも理解できるように表現してあります。

本記事のサンプルコードを活用して機能追加、目的を達成できるように作ってありますので、是非ご活用ください。

※この記事は、一般的にプロフェッショナルの指標とされる『実務経験10,000時間以上』を満たす現役のプログラマチームによって監修されています。

※Japanシーモアは、常に解説内容のわかりやすさや記事の品質に注力しております。不具合、分かりにくい説明や不適切な表現、動かないコードなど気になることがございましたら、記事の品質向上の為にお問い合わせフォームにてご共有いただけますと幸いです。
(送信された情報は、プライバシーポリシーのもと、厳正に取扱い、処分させていただきます。)

●Verilogのパラメータ渡しとは？

Verilogのプログラミングを始めたばかりの方々にとって、パラメータ渡しという概念は少し難しく感じるかもしれません。

しかし、心配することはありません。

今回は、パラメータ渡しの基本から応用まで、順を追って詳しく解説していきます。

パラメータ渡しは、Verilogプログラミングにおいて非常に重要な技術です。

この技術を習得することで、より柔軟で再利用性の高いコードを書くことができるようになります。

○パラメータの定義と役割

パラメータとは、Verilogモジュールの動作を制御する定数値のことを指します。

パラメータを使用することで、モジュールの設計を変更することなく、異なる設定で同じモジュールを再利用することが可能になります。

パラメータは、モジュールの宣言時に定義され、そのモジュールが使用される際に値を変更することができます。

例えば、カウンターの最大値やデータバスの幅などを、パラメータとして定義することが一般的です。

○モジュール設計におけるパラメータの重要性

パラメータを適切に使用することで、モジュールの再利用性と柔軟性が大幅に向上します。

同じモジュールを異なる設定で使用する場合、パラメータを変更するだけで済むため、開発時間を短縮することができます。

また、パラメータを使用することで、設計の変更に対する耐性も高まります。

例えば、データバスの幅を変更する必要が生じた場合、パラメータの値を変更するだけで済むため、コード全体を書き直す必要がありません。

○サンプルコード1：基本的なパラメータ宣言

それでは、具体的なコード例を見てみましょう。

ここでは、パラメータを使用した簡単なカウンターモジュールの例を紹介します。

module counter #(
    parameter WIDTH = 8,
    parameter MAX_COUNT = 255
) (
    input wire clk,
    input wire reset,
    output reg [WIDTH-1:0] count
);

    always @(posedge clk or posedge reset) begin
        if (reset)
            count <= 0;
        else if (count == MAX_COUNT)
            count <= 0;
        else
            count <= count + 1;
    end

endmodule

このコードでは、WIDTHとMAX_COUNTという2つのパラメータを定義しています。

WIDTHはカウンターのビット幅を、MAX_COUNTは最大カウント値を指定します。

パラメータは、モジュール名の直後に#()内で定義されています。

各パラメータにはデフォルト値が設定されていますが、モジュールのインスタンス化時にこれらの値を変更することができます。

例えば、このカウンターモジュールを16ビット幅、最大値1000で使用したい場合、次のようにインスタンス化することができます。

counter #(
    .WIDTH(16),
    .MAX_COUNT(1000)
) my_counter (
    .clk(system_clk),
    .reset(system_reset),
    .count(counter_value)
);

このように、パラメータを使用することで、同じモジュールを異なる設定で簡単に再利用できます。

●データ型とビット幅の最適化テクニック

Verilogでパラメータを効果的に活用するには、データ型とビット幅の最適化も重要です。

適切なデータ型とビット幅を選択することで、回路の効率性と性能を向上させることができます。

○サンプルコード2：signedとunsignedの使い分け

signedとunsignedの適切な使い分けは、回路の正確性と効率性に大きく影響します。

ここでは、signedとunsignedを使用した例を紹介します。

module signed_unsigned_example #(
    parameter WIDTH = 8
) (
    input wire signed [WIDTH-1:0] signed_input,
    input wire [WIDTH-1:0] unsigned_input,
    output wire signed [WIDTH:0] signed_result,
    output wire [WIDTH:0] unsigned_result
);

    assign signed_result = signed_input + signed_input;
    assign unsigned_result = unsigned_input + unsigned_input;

endmodule

このモジュールでは、同じビット幅の符号付き（signed）入力と符号なし（unsigned）入力に対して加算を行っています。

signedの場合、最上位ビットは符号ビットとして扱われるため、結果が負の値になる可能性があります。

例えば、8ビットのsigned_inputに-64（1100 0000）を入力した場合、signed_resultは-128（1 1000 0000）になります。

一方、unsignedの場合、全てのビットが値として扱われるため、同じ入力でも結果が異なります。

○サンプルコード3：ビット幅指定のベストプラクティス

ビット幅の適切な指定は、回路のリソース使用量と性能に直接影響します。

ここでは、ビット幅を効率的に指定する例を紹介します。

module bit_width_example #(
    parameter INPUT_WIDTH = 8,
    parameter OUTPUT_WIDTH = 16
) (
    input wire [INPUT_WIDTH-1:0] data_in,
    output wire [OUTPUT_WIDTH-1:0] data_out
);

    localparam PADDING_WIDTH = OUTPUT_WIDTH - INPUT_WIDTH;

    assign data_out = {{PADDING_WIDTH{1'b0}}, data_in};

endmodule

このモジュールでは、入力データを出力データに拡張しています。

localparamを使用して、パディングのビット幅を動的に計算しています。

この方法により、INPUT_WIDTHやOUTPUT_WIDTHの値が変更されても、自動的に適切なパディングが行われます。

○サンプルコード4：データ型による回路効率の比較

データ型の選択が回路効率に与える影響を比較してみましょう。

ここでは、整数型と固定小数点型を使用した簡単な乗算器の例を紹介します。

module multiplier_comparison #(
    parameter INT_WIDTH = 8,
    parameter FRAC_WIDTH = 8
) (
    input wire [INT_WIDTH-1:0] int_a,
    input wire [INT_WIDTH-1:0] int_b,
    input wire [INT_WIDTH+FRAC_WIDTH-1:0] fixed_a,
    input wire [INT_WIDTH+FRAC_WIDTH-1:0] fixed_b,
    output wire [2*INT_WIDTH-1:0] int_result,
    output wire [2*(INT_WIDTH+FRAC_WIDTH)-1:0] fixed_result
);

    assign int_result = int_a * int_b;
    assign fixed_result = fixed_a * fixed_b;

endmodule

このモジュールでは、整数型（int_a, int_b）と固定小数点型（fixed_a, fixed_b）の乗算を行っています。

固定小数点型の場合、小数部分の精度を保つため、より多くのビットが必要になります。

整数型の乗算結果（int_result）は16ビットになるのに対し、固定小数点型の乗算結果（fixed_result）は32ビットになります。

このビット幅の違いは、回路のリソース使用量と演算速度に影響を与えます。

固定小数点型を使用することで、小数点以下の精度を保つことができますが、その代償として回路規模が大きくなり、演算に要する時間も増加する可能性があります。

一方、整数型は回路規模が小さく、演算速度も速いですが、小数点以下の精度は失われてしまいます。

○サンプルコード5：パラメータを用いた動的ビット幅設定

最後に、パラメータを使用して動的にビット幅を設定する例を見てみましょう。

この技術は、様々な入力サイズに対応できる柔軟なモジュールを設計する際に非常に有用です。

module dynamic_width_adder #(
    parameter A_WIDTH = 8,
    parameter B_WIDTH = 8
) (
    input wire [A_WIDTH-1:0] a,
    input wire [B_WIDTH-1:0] b,
    output wire [MAX_WIDTH:0] sum
);

    localparam MAX_WIDTH = (A_WIDTH > B_WIDTH) ? A_WIDTH : B_WIDTH;

    wire [MAX_WIDTH-1:0] a_extended = {{(MAX_WIDTH-A_WIDTH){1'b0}}, a};
    wire [MAX_WIDTH-1:0] b_extended = {{(MAX_WIDTH-B_WIDTH){1'b0}}, b};

    assign sum = a_extended + b_extended;

endmodule

このモジュールは、異なるビット幅を持つ2つの入力（a, b）を加算します。

localparam MAX_WIDTHを使用して、入力のうち大きい方のビット幅を動的に決定しています。

そして、各入力をMAX_WIDTHに拡張してから加算を行います。

この方法により、A_WIDTHとB_WIDTHの値が異なっていても、常に正確な加算結果を得ることができます。

●モジュール間のパラメータ渡し方法

Verilogでモジュール間のパラメータ渡しを習得すると、設計の柔軟性が大幅に向上します。

複数のモジュールを組み合わせて大規模な設計を行う際、パラメータを効果的に渡すことで、再利用性の高いコードを書くことができます。

○サンプルコード6：引数としてのパラメータ渡し

パラメータを引数として渡す方法は、モジュール間でデータを共有する基本的な手法です。

次のコード例で、具体的な実装方法を見てみましょう。

module parent_module #(
    parameter DATA_WIDTH = 8,
    parameter ADDR_WIDTH = 4
) (
    input wire clk,
    input wire reset,
    input wire [DATA_WIDTH-1:0] data_in,
    output wire [DATA_WIDTH-1:0] data_out
);

    child_module #(
        .CHILD_DATA_WIDTH(DATA_WIDTH),
        .CHILD_ADDR_WIDTH(ADDR_WIDTH)
    ) child_inst (
        .clk(clk),
        .reset(reset),
        .child_data_in(data_in),
        .child_data_out(data_out)
    );

endmodule

module child_module #(
    parameter CHILD_DATA_WIDTH = 8,
    parameter CHILD_ADDR_WIDTH = 4
) (
    input wire clk,
    input wire reset,
    input wire [CHILD_DATA_WIDTH-1:0] child_data_in,
    output reg [CHILD_DATA_WIDTH-1:0] child_data_out
);

    // 子モジュールの処理をここに記述

endmodule

親モジュールから子モジュールへパラメータを渡す際、#()内で指定します。

子モジュールのパラメータ名と親モジュールのパラメータ名が異なる場合、.パラメータ名(値)の形式で明示的に指定します。

○サンプルコード7：階層的なパラメータ設計

大規模な設計では、複数の階層にわたってパラメータを渡す必要があります。

階層的なパラメータ設計を行うことで、トップレベルの設定を下位モジュールまで反映させることができます。

module top_module #(
    parameter TOP_WIDTH = 16
) (
    input wire clk,
    input wire reset,
    input wire [TOP_WIDTH-1:0] top_data_in,
    output wire [TOP_WIDTH-1:0] top_data_out
);

    mid_module #(
        .MID_WIDTH(TOP_WIDTH)
    ) mid_inst (
        .clk(clk),
        .reset(reset),
        .mid_data_in(top_data_in),
        .mid_data_out(top_data_out)
    );

endmodule

module mid_module #(
    parameter MID_WIDTH = 8
) (
    input wire clk,
    input wire reset,
    input wire [MID_WIDTH-1:0] mid_data_in,
    output wire [MID_WIDTH-1:0] mid_data_out
);

    bottom_module #(
        .BOTTOM_WIDTH(MID_WIDTH)
    ) bottom_inst (
        .clk(clk),
        .reset(reset),
        .bottom_data_in(mid_data_in),
        .bottom_data_out(mid_data_out)
    );

endmodule

module bottom_module #(
    parameter BOTTOM_WIDTH = 4
) (
    input wire clk,
    input wire reset,
    input wire [BOTTOM_WIDTH-1:0] bottom_data_in,
    output reg [BOTTOM_WIDTH-1:0] bottom_data_out
);

    // 最下層モジュールの処理をここに記述

endmodule

階層的なパラメータ設計により、トップモジュールのTOP_WIDTHパラメータが中間モジュール、最下層モジュールまで伝播します。

変更が必要な場合、トップレベルのパラメータを修正するだけで済むため、保守性が向上します。

○サンプルコード8：ポートマップを使用したパラメータ接続

ポートマップを使用すると、より明示的にパラメータを接続できます。

特に多くのパラメータを持つモジュールを扱う場合に有効です。

module complex_module #(
    parameter DATA_WIDTH = 8,
    parameter ADDR_WIDTH = 4,
    parameter DEPTH = 16
) (
    input wire clk,
    input wire reset,
    input wire [DATA_WIDTH-1:0] data_in,
    output wire [DATA_WIDTH-1:0] data_out
);

    // モジュールの内部処理

endmodule

module top_module (
    input wire sys_clk,
    input wire sys_reset,
    input wire [15:0] sys_data_in,
    output wire [15:0] sys_data_out
);

    complex_module #(
        .DATA_WIDTH(16),
        .ADDR_WIDTH(8),
        .DEPTH(32)
    ) complex_inst (
        .clk(sys_clk),
        .reset(sys_reset),
        .data_in(sys_data_in),
        .data_out(sys_data_out)
    );

endmodule

ポートマップを使用することで、パラメータの接続が視覚的に分かりやすくなります。

各パラメータの役割が明確になり、設計ミスを防ぐことができます。

○サンプルコード9：パラメータオーバーライドの活用

パラメータオーバーライドを使用すると、インスタンス化時にモジュールのデフォルトパラメータを上書きできます。

柔軟性の高い設計が可能になります。

module configurable_counter #(
    parameter WIDTH = 8,
    parameter MAX_COUNT = 255
) (
    input wire clk,
    input wire reset,
    output reg [WIDTH-1:0] count
);

    always @(posedge clk or posedge reset) begin
        if (reset)
            count <= 0;
        else if (count == MAX_COUNT)
            count <= 0;
        else
            count <= count + 1;
    end

endmodule

module system_top (
    input wire sys_clk,
    input wire sys_reset,
    output wire [15:0] counter_out
);

    configurable_counter #(
        .WIDTH(16),
        .MAX_COUNT(1000)
    ) custom_counter (
        .clk(sys_clk),
        .reset(sys_reset),
        .count(counter_out)
    );

endmodule

system_topモジュールでは、configurable_counterのデフォルトパラメータを上書きしています。

WIDTH を16に、MAX_COUNT を1000に設定することで、システムの要件に合わせたカウンタを実現しています。

●関数とタスクでのパラメータ活用術

Verilogの関数とタスクでパラメータを活用すると、再利用性の高い処理を実装できます。

関数やタスクにパラメータを導入することで、柔軟性が向上し、様々な状況に対応できるようになります。

○サンプルコード10：function内でのパラメータ使用

関数内でパラメータを使用すると、汎用性の高い演算処理を実装できます。

ここでは、ビット幅を指定可能な加算器の例を見てみましょう。

module parameterized_adder #(
    parameter WIDTH = 8
) (
    input wire [WIDTH-1:0] a,
    input wire [WIDTH-1:0] b,
    output wire [WIDTH:0] sum
);

    function automatic [WIDTH:0] add_with_carry;
        input [WIDTH-1:0] operand1, operand2;
        reg carry;
        reg [WIDTH-1:0] result;
        integer i;
        begin
            carry = 1'b0;
            for (i = 0; i < WIDTH; i = i + 1) begin
                result[i] = operand1[i] ^ operand2[i] ^ carry;
                carry = (operand1[i] & operand2[i]) | (operand1[i] & carry) | (operand2[i] & carry);
            end
            add_with_carry = {carry, result};
        end
    endfunction

    assign sum = add_with_carry(a, b);

endmodule

add_with_carry関数は、モジュールパラメータWIDTHを利用して、可変ビット幅の加算を実行します。

関数内でパラメータを使用することで、異なるビット幅に対応できる柔軟な設計が可能になります。

○サンプルコード11：taskにおける引数指定

タスクでパラメータを活用すると、複雑な処理を再利用可能な形で実装できます。

ここでは、パラメータ化されたメモリアクセスタスクの例を紹介します。

module memory_controller #(
    parameter ADDR_WIDTH = 8,
    parameter DATA_WIDTH = 32
) (
    input wire clk,
    input wire reset,
    input wire [ADDR_WIDTH-1:0] addr,
    input wire [DATA_WIDTH-1:0] write_data,
    input wire write_enable,
    output reg [DATA_WIDTH-1:0] read_data
);

    reg [DATA_WIDTH-1:0] memory [0:(1<<ADDR_WIDTH)-1];

    task automatic memory_access;
        input [ADDR_WIDTH-1:0] access_addr;
        input [DATA_WIDTH-1:0] write_data;
        input write_en;
        output [DATA_WIDTH-1:0] read_data;
        begin
            if (write_en)
                memory[access_addr] <= write_data;
            else
                read_data <= memory[access_addr];
        end
    endtask

    always @(posedge clk or posedge reset) begin
        if (reset)
            read_data <= 0;
        else
            memory_access(addr, write_data, write_enable, read_data);
    end

endmodule

memory_accessタスクは、アドレス幅とデータ幅をパラメータとして受け取り、メモリの読み書き操作を行います。

異なるメモリ構成に対応できる柔軟な設計が可能になります。

○サンプルコード12：パラメータ化された複雑な処理の実装

パラメータを活用して複雑な処理を実装すると、再利用性の高いモジュールを作成できます。

module async_fifo #(
    parameter DATA_WIDTH = 8,
    parameter FIFO_DEPTH = 16
) (
    input wire wr_clk,
    input wire rd_clk,
    input wire reset,
    input wire [DATA_WIDTH-1:0] wr_data,
    input wire wr_en,
    input wire rd_en,
    output wire [DATA_WIDTH-1:0] rd_data,
    output wire full,
    output wire empty
);

    localparam ADDR_WIDTH = $clog2(FIFO_DEPTH);

    reg [DATA_WIDTH-1:0] mem [0:FIFO_DEPTH-1];
    reg [ADDR_WIDTH:0] wr_ptr, rd_ptr;
    wire [ADDR_WIDTH:0] wr_ptr_gray, rd_ptr_gray;
    reg [ADDR_WIDTH:0] wr_ptr_sync, rd_ptr_sync;

    // グレイコード変換関数
    function [ADDR_WIDTH:0] bin_to_gray;
        input [ADDR_WIDTH:0] bin;
        begin
            bin_to_gray = bin ^ (bin >> 1);
        end
    endfunction

    // ポインタ更新と同期化
    always @(posedge wr_clk or posedge reset) begin
        if (reset)
            wr_ptr <= 0;
        else if (wr_en && !full)
            wr_ptr <= wr_ptr + 1;
    end

    always @(posedge rd_clk or posedge reset) begin
        if (reset)
            rd_ptr <= 0;
        else if (rd_en && !empty)
            rd_ptr <= rd_ptr + 1;
    end

    assign wr_ptr_gray = bin_to_gray(wr_ptr);
    assign rd_ptr_gray = bin_to_gray(rd_ptr);

    // クロックドメイン間の同期
    always @(posedge rd_clk or posedge reset) begin
        if (reset)
            wr_ptr_sync <= 0;
        else
            wr_ptr_sync <= wr_ptr_gray;
    end

    always @(posedge wr_clk or posedge reset) begin
        if (reset)
            rd_ptr_sync <= 0;
        else
            rd_ptr_sync <= rd_ptr_gray;
    end

    // フラグ生成
    assign full = (wr_ptr[ADDR_WIDTH-1:0] == rd_ptr_sync[ADDR_WIDTH-1:0]) &&
                  (wr_ptr[ADDR_WIDTH] != rd_ptr_sync[ADDR_WIDTH]);
    assign empty = (rd_ptr == wr_ptr_sync);

    // メモリ操作
    always @(posedge wr_clk) begin
        if (wr_en && !full)
            mem[wr_ptr[ADDR_WIDTH-1:0]] <= wr_data;
    end

    assign rd_data = mem[rd_ptr[ADDR_WIDTH-1:0]];

endmodule

非同期FIFOは、DATA_WIDTHとFIFO_DEPTHをパラメータとして受け取ります。

グレイコード変換やポインタ更新など、複雑な処理がパラメータ化されています。

異なるデータ幅やFIFO深度に対応できる柔軟な設計になっています。

○サンプルコード13：再利用可能なパラメータ化モジュール

再利用可能なパラメータ化モジュールを作成すると、設計の効率が大幅に向上します。

ここでは、パラメータ化された汎用シフトレジスタの例を見てみましょう。

module generic_shift_register #(
    parameter WIDTH = 8,
    parameter STAGES = 4,
    parameter SHIFT_DIRECTION = "RIGHT", // "RIGHT" or "LEFT"
    parameter LOAD_ENABLE = 1
) (
    input wire clk,
    input wire reset,
    input wire shift_en,
    input wire [WIDTH-1:0] data_in,
    input wire load_en,
    output wire [WIDTH-1:0] data_out
);

    reg [WIDTH-1:0] shift_reg [0:STAGES-1];
    integer i;

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            for (i = 0; i < STAGES; i = i + 1)
                shift_reg[i] <= {WIDTH{1'b0}};
        end else if (load_en && LOAD_ENABLE) begin
            shift_reg[0] <= data_in;
        end else if (shift_en) begin
            if (SHIFT_DIRECTION == "RIGHT") begin
                for (i = STAGES-1; i > 0; i = i - 1)
                    shift_reg[i] <= shift_reg[i-1];
                shift_reg[0] <= data_in;
            end else begin // "LEFT"
                for (i = 0; i < STAGES-1; i = i + 1)
                    shift_reg[i] <= shift_reg[i+1];
                shift_reg[STAGES-1] <= data_in;
            end
        end
    end

    assign data_out = shift_reg[STAGES-1];

endmodule

このモジュールは、データ幅（WIDTH）、ステージ数（STAGES）、シフト方向（SHIFT_DIRECTION）、ロード機能の有無（LOAD_ENABLE）をパラメータとして受け取ります。

様々な用途に対応できる柔軟な設計になっています。

モジュールの使用例を見てみましょう。

module shift_register_application (
    input wire sys_clk,
    input wire sys_reset,
    input wire [7:0] input_data,
    input wire shift_enable,
    input wire load_enable,
    output wire [7:0] output_data
);

    generic_shift_register #(
        .WIDTH(8),
        .STAGES(5),
        .SHIFT_DIRECTION("LEFT"),
        .LOAD_ENABLE(1)
    ) custom_shift_reg (
        .clk(sys_clk),
        .reset(sys_reset),
        .shift_en(shift_enable),
        .data_in(input_data),
        .load_en(load_enable),
        .data_out(output_data)
    );

endmodule

この例では、8ビット幅、5ステージの左シフトレジスタを実装しています。

ロード機能も有効にしています。パラメータを変更するだけで、異なる仕様のシフトレジスタを簡単に作成できます。

再利用可能なパラメータ化モジュールを活用することで、開発時間の短縮、コードの一貫性の向上、エラーの低減など、多くのメリットが得られます。

大規模なプロジェクトでは特に効果を発揮し、設計の効率と品質を大幅に向上させることができます。

○サンプルコード13：再利用可能なパラメータ化モジュール

再利用可能なパラメータ化モジュールを作成すると、設計の効率が大幅に向上します。

ここでは、パラメータ化された汎用シフトレジスタの例を紹介します。

module generic_shift_register #(
    parameter WIDTH = 8,
    parameter STAGES = 4,
    parameter SHIFT_DIRECTION = "RIGHT", // "RIGHT" or "LEFT"
    parameter LOAD_ENABLE = 1
) (
    input wire clk,
    input wire reset,
    input wire shift_en,
    input wire [WIDTH-1:0] data_in,
    input wire load_en,
    output wire [WIDTH-1:0] data_out
);

    reg [WIDTH-1:0] shift_reg [0:STAGES-1];
    integer i;

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            for (i = 0; i < STAGES; i = i + 1)
                shift_reg[i] <= {WIDTH{1'b0}};
        end else if (load_en && LOAD_ENABLE) begin
            shift_reg[0] <= data_in;
        end else if (shift_en) begin
            if (SHIFT_DIRECTION == "RIGHT") begin
                for (i = STAGES-1; i > 0; i = i - 1)
                    shift_reg[i] <= shift_reg[i-1];
                shift_reg[0] <= data_in;
            end else begin // "LEFT"
                for (i = 0; i < STAGES-1; i = i + 1)
                    shift_reg[i] <= shift_reg[i+1];
                shift_reg[STAGES-1] <= data_in;
            end
        end
    end

    assign data_out = shift_reg[STAGES-1];

endmodule

このモジュールは、データ幅（WIDTH）、ステージ数（STAGES）、シフト方向（SHIFT_DIRECTION）、ロード機能の有無（LOAD_ENABLE）をパラメータとして受け取ります。

様々な用途に対応できる柔軟な設計になっています。

モジュールの使用例を見てみましょう。

module shift_register_application (
    input wire sys_clk,
    input wire sys_reset,
    input wire [7:0] input_data,
    input wire shift_enable,
    input wire load_enable,
    output wire [7:0] output_data
);

    generic_shift_register #(
        .WIDTH(8),
        .STAGES(5),
        .SHIFT_DIRECTION("LEFT"),
        .LOAD_ENABLE(1)
    ) custom_shift_reg (
        .clk(sys_clk),
        .reset(sys_reset),
        .shift_en(shift_enable),
        .data_in(input_data),
        .load_en(load_enable),
        .data_out(output_data)
    );

endmodule

この例では、8ビット幅、5ステージの左シフトレジスタを実装しています。

ロード機能も有効にしています。パラメータを変更するだけで、異なる仕様のシフトレジスタを簡単に作成できます。

再利用可能なパラメータ化モジュールを活用することで、開発時間の短縮、コードの一貫性の向上、エラーの低減など、多くのメリットが得られます。

大規模なプロジェクトでは特に効果を発揮し、設計の効率と品質を大幅に向上させることができます。

●よくあるエラーと対処法

Verilogでパラメータを使用する際、いくつかの一般的なエラーに遭遇することがあります。

エラーを未然に防ぎ、効率的なコーディングを行うために、代表的なエラーとその対処法を解説します。

○パラメータ宣言時の構文エラー

パラメータ宣言時の構文エラーは、初心者エンジニアがよく陥る落とし穴です。

正しい構文を理解し、適切に使用することが重要です。

例えば、次のようなコードはエラーになります。

module incorrect_parameter_declaration (
    input wire clk,
    input wire reset,
    output reg [WIDTH-1:0] data // エラー: WIDTHが未定義
);

parameter WIDTH = 8; // 正しい位置ではありません

endmodule

エラーの原因は、パラメータ宣言の位置が不適切なことです。

正しいコードは次のようになります。

module correct_parameter_declaration #(
    parameter WIDTH = 8 // 正しい位置
) (
    input wire clk,
    input wire reset,
    output reg [WIDTH-1:0] data
);

endmodule

パラメータはモジュール名の直後、ポート宣言の前に配置する必要があります。

この規則を守ることで、構文エラーを回避できます。

○ビット幅不一致によるエラー

ビット幅の不一致は、パラメータを使用する際によく発生するエラーです。

特に、異なるモジュール間でパラメータを渡す場合に注意が必要です。

例えば、次のようなコードはエラーを引き起こす可能性があります。

module parent_module (
    input wire clk,
    input wire reset,
    input wire [7:0] data_in,
    output wire [15:0] data_out
);

    child_module #(
        .WIDTH(16) // 子モジュールのWIDTHを16ビットに設定
    ) child_inst (
        .clk(clk),
        .reset(reset),
        .data_in(data_in), // エラー: 8ビットを16ビットに接続しようとしている
        .data_out(data_out)
    );

endmodule

module child_module #(
    parameter WIDTH = 8
) (
    input wire clk,
    input wire reset,
    input wire [WIDTH-1:0] data_in,
    output reg [WIDTH-1:0] data_out
);

    // モジュールの内容

endmodule

このコードでは、親モジュールが8ビットのdata_inを、16ビットに設定された子モジュールのdata_inに接続しようとしています。

ビット幅の不一致によりエラーが発生します。

修正方法としては、親モジュールでデータを適切に拡張するか、子モジュールのパラメータを適切に設定する必要があります。

module parent_module (
    input wire clk,
    input wire reset,
    input wire [7:0] data_in,
    output wire [15:0] data_out
);

    wire [15:0] extended_data_in = {8'b0, data_in}; // 8ビットを16ビットに拡張

    child_module #(
        .WIDTH(16)
    ) child_inst (
        .clk(clk),
        .reset(reset),
        .data_in(extended_data_in), // 修正: 16ビットのデータを渡す
        .data_out(data_out)
    );

endmodule

ビット幅の一致を確認し、必要に応じてデータの拡張や切り詰めを行うことで、エラーを防ぐことができます。

○パラメータ上書き時の注意点

パラメータを上書きする際、意図しない動作を引き起こす可能性があります。

上書きの影響範囲を正確に把握することが重要です。

例えば、次のようなコードを考えてみましょう。

module risky_parameter_override #(
    parameter WIDTH = 8,
    parameter DEPTH = 16
) (
    input wire clk,
    input wire reset,
    input wire [WIDTH-1:0] data_in,
    output reg [WIDTH-1:0] data_out
);

    reg [WIDTH-1:0] memory [0:DEPTH-1];

    // モジュールの内容

endmodule

module top_module;

    risky_parameter_override #(
        .WIDTH(16) // WIDTHのみを上書き
    ) instance (
        // ポート接続
    );

endmodule

このコードでは、WIDTHパラメータのみを上書きしています。

しかし、DEPTHパラメータはデフォルト値のままです。

結果として、メモリサイズが予期せず変更され、設計意図と異なる動作をする可能性があります。

安全な方法は、すべての関連パラメータを明示的に指定することです。

module top_module;

    risky_parameter_override #(
        .WIDTH(16),
        .DEPTH(32) // DEPTHも明示的に指定
    ) instance (
        // ポート接続
    );

endmodule

パラメータを上書きする際は、関連するすべてのパラメータの値と影響を慎重に検討しましょう。

●パラメータ渡しの応用例

パラメータ渡しの技術を習得したら、実際の設計でどのように活用できるか、具体的な応用例を見ていきましょう。

○サンプルコード14：FIRフィルタのタップ数パラメータ化

FIRフィルタは、信号処理でよく使用される重要な要素です。

タップ数をパラメータ化することで、柔軟なFIRフィルタを設計できます。

module parameterized_fir_filter #(
    parameter DATA_WIDTH = 16,
    parameter COEFF_WIDTH = 16,
    parameter TAP_NUM = 8
) (
    input wire clk,
    input wire reset,
    input wire signed [DATA_WIDTH-1:0] data_in,
    output reg signed [DATA_WIDTH+COEFF_WIDTH+$clog2(TAP_NUM)-1:0] data_out
);

    reg signed [DATA_WIDTH-1:0] delay_line [0:TAP_NUM-1];
    wire signed [COEFF_WIDTH-1:0] coeffs [0:TAP_NUM-1];

    // 係数の定義（実際の設計ではROMから読み込むなどの方法も考えられます）
    assign coeffs[0] = 16'h0001;
    assign coeffs[1] = 16'h0002;
    assign coeffs[2] = 16'h0003;
    assign coeffs[3] = 16'h0004;
    assign coeffs[4] = 16'h0005;
    assign coeffs[5] = 16'h0006;
    assign coeffs[6] = 16'h0007;
    assign coeffs[7] = 16'h0008;

    integer i;
    reg signed [DATA_WIDTH+COEFF_WIDTH-1:0] mult_results [0:TAP_NUM-1];
    reg signed [DATA_WIDTH+COEFF_WIDTH+$clog2(TAP_NUM)-1:0] sum;

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            for (i = 0; i < TAP_NUM; i = i + 1) begin
                delay_line[i] <= 0;
                mult_results[i] <= 0;
            end
            sum <= 0;
            data_out <= 0;
        end else begin
            // Shift delay line
            for (i = TAP_NUM-1; i > 0; i = i - 1) begin
                delay_line[i] <= delay_line[i-1];
            end
            delay_line[0] <= data_in;

            // Multiply
            for (i = 0; i < TAP_NUM; i = i + 1) begin
                mult_results[i] <= delay_line[i] * coeffs[i];
            end

            // Sum
            sum <= 0;
            for (i = 0; i < TAP_NUM; i = i + 1) begin
                sum <= sum + mult_results[i];
            end

            data_out <= sum;
        end
    end

endmodule

このFIRフィルタは、データ幅、係数幅、タップ数をパラメータとして受け取ります。

タップ数を変更するだけで、異なる特性のフィルタを簡単に生成できます。

○サンプルコード15：可変長シフトレジスタの実装

可変長シフトレジスタは、データの一時保存や遅延生成に使用されます。

長さをパラメータ化することで、様々な用途に対応できます。

module variable_length_shift_register #(
    parameter DATA_WIDTH = 8,
    parameter MAX_LENGTH = 16
) (
    input wire clk,
    input wire reset,
    input wire [DATA_WIDTH-1:0] data_in,
    input wire [$clog2(MAX_LENGTH)-1:0] length,
    input wire shift_enable,
    output wire [DATA_WIDTH-1:0] data_out
);

    reg [DATA_WIDTH-1:0] shift_reg [0:MAX_LENGTH-1];
    integer i;

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            for (i = 0; i < MAX_LENGTH; i = i + 1) begin
                shift_reg[i] <= 0;
            end
        end else if (shift_enable) begin
            for (i = MAX_LENGTH-1; i > 0; i = i - 1) begin
                if (i <= length) begin
                    shift_reg[i] <= shift_reg[i-1];
                end
            end
            shift_reg[0] <= data_in;
        end
    end

    assign data_out = shift_reg[length];

endmodule

このモジュールでは、データ幅と最大長をパラメータとして受け取ります。

length入力により、動的にシフトレジスタの長さを変更できます。

○サンプルコード16：パラメータ化されたステートマシン

ステートマシンは、多くのデジタル設計で使用される基本的な構成要素です。

状態数をパラメータ化することで、柔軟なステートマシンを設計できます。

module parameterized_state_machine #(
    parameter STATE_WIDTH = 3,
    parameter NUM_STATES = 5
) (
    input wire clk,
    input wire reset,
    input wire [1:0] input_signal,
    output reg [1:0] output_signal
);

    localparam [STATE_WIDTH-1:0]
        S0 = 0,
        S1 = 1,
        S2 = 2,
        S3 = 3,
        S4 = 4;

    reg [STATE_WIDTH-1:0] current_state, next_state;

    // 状態遷移ロジック
    always @(*) begin
        case (current_state)
            S0: next_state = (input_signal == 2'b00) ? S1 : S0;
            S1: next_state = (input_signal == 2'b01) ? S2 : S1;
            S2: next_state = (input_signal == 2'b10) ? S3 : S2;
            S3: next_state = (input_signal == 2'b11) ? S4 : S3;
            S4: next_state = S0;
            default: next_state = S0;
        endcase
    end

    // 状態レジスタ
    always @(posedge clk or posedge reset) begin
        if (reset)
            current_state <= S0;
        else
            current_state <= next_state;
    end

    // 出力ロジック
    always @(*) begin
        case (current_state)
            S0: output_signal = 2'b00;
            S1: output_signal = 2'b01;
            S2: output_signal = 2'b10;
            S3: output_signal = 2'b11;
            S4: output_signal = 2'b00;
            default: output_signal = 2'b00;
        endcase
    end

endmodule

このステートマシンは、状態の幅と状態数をパラメータとして受け取ります。

状態数を変更するだけで、より複雑なステートマシンを簡単に生成できます。

○サンプルコード17：動的バス幅調整機能の実装

データバスの幅を動的に調整する機能は、インターフェース設計で有用です。

パラメータを使用して、柔軟なバス幅調整モジュールを作成できます。

module dynamic_bus_width_adjuster #(
    parameter MAX_WIDTH = 32,
    parameter MIN_WIDTH = 8
) (
    input wire clk,
    input wire reset,
    input wire [MAX_WIDTH-1:0] data_in,
    input wire [$clog2(MAX_WIDTH/MIN_WIDTH)-1:0] width_select,
    output reg [MAX_WIDTH-1:0] data_out
);

    localparam NUM_CONFIGS = MAX_WIDTH/MIN_WIDTH;

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            data_out <= 0;
        end else begin
            case (width_select)
                0: data_out <= {{(MAX_WIDTH-MIN_WIDTH){1'b0}}, data_in[MIN_WIDTH-1:0]};
                1: data_out <= {{(MAX_WIDTH-MIN_WIDTH*2){1'b0}}, data_in[MIN_WIDTH*2-1:0]};
                2: data_out <= {{(MAX_WIDTH-MIN_WIDTH*3){1'b0}}, data_in[MIN_WIDTH*3-1:0]};
                3: data_out <= data_in;
                default: data_out <= data_in;
            endcase
        end
    end

endmodule

このモジュールでは、最大幅と最小幅をパラメータとして受け取ります。

width_select信号により、動的にバス幅を調整できます。

まとめ

Verilogにおけるパラメータ渡しの基本と応用について、詳細に解説してきました。

パラメータを効果的に活用することで、柔軟性の高い設計が可能になり、再利用可能なコードを作成できます。

マスターすることで、より効率的で柔軟な設計が可能となり、FPGAエンジニアとしてのキャリアアップにつながることでしょう。

パラメータ渡しの技術を駆使して、より洗練されたVerilog設計にチャレンジしてください。